TSMC 맞대결
4나노 4세대 공정 스펙도 공개…내년 양산 시작
삼성전자가 내달 11일부터 16일까지 일본 교토에서 개최되는 반도체 학회 ‘VLSI 심포지엄’에 참가해 3나노미터(mn) 2세대(SF3) 공정과 4나노 4세대(SF4X) 공정 스펙을 처음으로 공개한다. 경쟁사인 대만 TSMC도 차세대 3나노 및 4나노 공정 양산을 계획하고 있어 맞대결이 예상된다.
삼성전자가 VLSI 프로그램 소개서를 통해 사전 공개한 정보에 따르면 3나노 2세대(SF3)는 3나노 1세대(SF3E) 보다 향상된 게이트올어라운드(GAA) 공정을 적용했다. 그 결과 3나노 2세대는 삼성전자의 이전 4나노 핀펫(FinFET) 공정 대비 성능이 22% 빨라지고, 전력 효율은 34% 향상됐으며, 로직 면적은 21% 더 작은 크기를 제공한다.
삼성전자는 지난해 6월 양산을 시작한 3나노 1세대부터 GAA 공정을 처음으로 적용했다. 반면 TSMC는 3나노에서 핀펫 공정을 유지하고 있으며, 2025년 2나노부터 GAA 공정을 적용할 계획이다.
또 삼성전자는 3나노 2세대 공정의 주요 특징으로 새로운 MBCFET(Multi Bridge Channel Field Effect Transistor) 공정을 적용했다는 점을 강조했다. MBCFET은 4면을 채널로 하는 구조 변화를 통해 전력 효율을 높일 수 있는 기술이다.
주요 IT 매체 및 업계에 따르면 삼성전자의 3나노 2세대(SF3) 공정은 엑시노스2500과 퀄컴의 스냅드래곤8 4세대 등 모바일 애플리케이션 프로세서(AP)를 생산할 것으로 전망한다.
삼성전자의 4나노 4세대(SF4X) 공정은 4나노 2세대(SF4) 공정 보다 성능이 10% 향상되고 전력 효율이 23% 향상됐다. SF4X은 고사양컴퓨팅(HPC)용으로 특별하게 개발된 공정이란 점에서 주목된다.
삼성전자의 최신 공정은 내년에 TSMC와 경쟁할 전망이다. 삼성전자가 내년부터 3세대 2나노 공정 양산을 계획하고 있는 가운데, TSMC 또한 내년에 3나노 2세대(N3E) 공정 양산을 앞두고 있다. 또 삼성전자의 4나노 4세대(SF4X)은 2024년과 2025년에 출시될 TSMC의 4나노 2세대(N4P)와 4나노 3세대(N4X) 공정과 맞대결을 펼칠 것으로 보인다.
그동안 TSMC는 4나노 이하 첨단 공정에서 삼성전자보다 더 나은 성과를 냈다고 평가받는다. TSMC는 애플, 엔비디아, AMD 등 대형 고객사를 확보한 덕분이다. 하지만 최근 삼성전자는 4나노 공정에서 수율을 향상시키면서 4나노 2세대 공정에서 고객사를 이전보다 안정적으로 확보할 것으로 기대된다. 삼성전자는 지난 4월부터 처음으로 4나노 공정에서 고객사의 시제품 생산을 돕는 멀티프로젝트웨이퍼(MPW) 서비스를 시작하기도 했다.
김동원 KB증권 연구원은 지난달 보고서를 통해 "삼성전자 파운드리 부문의 4나노 수율은 75%로 전년 대비 큰 폭의 개선 추세를 나타내는 것으로 추정한다"며 "3나노 2세대 GAA 공정 양산이 순조롭게 이뤄져 대만 TSMC와의 기술격차가 크게 해소될 것"이라고 전망했다.
IT 매체 샘모바일은 "전반적으로 삼성의 1세대 칩 제조 공정은 널리 사용되지 않는 반면, 이후 세대는 다양한 칩 회사에서 사용된다"라며 "3나노 2세대 공정 칩 제조 기술은 주요 팹리스 고객사가 사용될 수 있다"고 말했다.
한편, 삼성전자는 내달 VLSI 심포지엄에 참가한 후, 6월 27일, 28일 양일간 미국 실리콘밸리(산호세)에서 '삼성 파운드리 포럼(SFF)'과 'SAFE(Samsung Advanced Foundry Ecosystem) 포럼'에서 첨단 공정 기술을 공개한다. 이어 7월 4일 서울에서도 'SFF& SAFE 포럼'을 개최하며, 올해 일본(도쿄), 독일(뮌헨), 중국 개최도 일정을 검토 중이다.
